1. Waterman A., Lee Y., Patterson D. A., Asanović K. The RISC-V instruction set manual, vol. I. UC Berkeley Electrical Engineering & Computer Sciences. 13.05.2011. Available at:
http://www.eecs.berkeley.edu/Pubs/TechRpts/2011/EECS-2011-62.html (accessed: 26.02.2025).
2. Орлов С. А., Цилькер Б. Я. Организация ЭВМ и систем: учебник для вузов. 2-е изд. СПб.: Питер; 2011. 686 с.
Orlov S. A., Tsil’ker B. Y. Organization of computers and systems: textbook for universities. 2nd ed. St. Petersburg: Piter; 2011. 686 p. (In Russ.).
3. Рождественский Ю. В., Степченков Ю. А., Дьяченко Ю. Г., Морозов Н. В., Степчен-ков Д. Ю., Дьяченко Д. Ю. Метод повышения быстродействия самосинхронного умножи-теля. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020;(1):82–88.
https://doi.org/10.31114/2078-7707-2020-1-82-88. EDN: OUYURJ.
Rogdestvenski Yu. V., Stepchenkov Yu. A., Diachenko Yu. G., Morozov N. V., Stepchen-kov D. Yu., Diachenko D. Yu. Self-timed multiplier performance improvement technique. Problemy razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES) = Problems of Advanced Micro- and Nanoelectronic Systems Development (MES). 2020;(1):82–88. (In Russ.).
https://doi.org/10.31114/2078-7707-2020-1-82-88
4. Sun R., Liu H., Zhang R., Qu J. Design and implementation of RISC-V based pipelined multipli-er. J. Phys.: Conf. Ser. 2023;2625:012006.
https://doi.org/10.1088/1742-6596/2625/1/012006
5. Qi Y., Chen M., Li Guil., Li G., He M., Xu B. A deeply pipelined FMA unit for high perfor-mance RISC-V processor. In: 2023 2nd International Conference on Computing, Communica-tion, Perception and Quantum Technology (CCPQT). Xiamen: IEEE; 2023, pp. 53–59.
https://doi.org/10.1109/ccpqt60491.2023.00015
6. Беляев А. А., Грибов Ю. И., Солохина Т. В. Конвейеризация и распараллеливание: два подхода к повышению производительности цифровых вычислительных устройств. Про-блемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2008;(1):411–414. EDN: MQJBBP.
Belyaev A. A., Gribov Yu. I., Solokhina T. V. Pipelining and parallelization: Two approaches to improving the performance of digital computing devices. Problemy razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES) = Problems of Advanced Micro- and Nanoelectronic Systems Development (MES). 2008;(1):411–414. (In Russ.).
7. Lu Y., Liu Y., Liao Y., Liu Yut., Xu L. Design of adjacent interconnect processor based on RISC-V. In: 2021 IEEE 4th International Conference on Electronics Technology (ICET). Chengdu: IEEE; 2021, pp. 427–431.
https://doi.org/10.1109/ICET51757.2021.9451102
8. Кормен Т., Лейзерсон Ч., Ривест Р., Штайн К. Алгоритмы: построение и анализ: пер. с англ. 3-е изд. М.; СПб.: Диалектика; 2019. 1323 с.
Cormen Th. H., Leiserson Ch. E., Rivest R. L., Stein C. Introduction to algorithms. 3rd ed. Cambridge, MA: MIT Press; 2009. 1292 p.
9. Asif S., Kong Y. Low-area Wallace multiplier. VLSI Design. 2014;2014:343960.
https://doi.org/10.1155/2014/343960
10. Харрис С. Л., Харрис Д. Цифровая схемотехника и архитектура компьютера: RISC-V. Пер. с англ. В. С. Яценкова, А. Ю. Романова; под ред. А. Ю. Романова. М.: ДМК Пресс; 2021. 809 с.
Harris S., Harris D. Digital design and computer architecture, RISC-V edition. San Francisco, CA: Morgan Kaufmann; 2021. 592 p.
11. MPSU. Путеводитель APS. GitHub. Available at:
https://github.com/MPSU/APS (accessed: 26.02.2025).
MPSU. Guide to APS. GitHub. (In Russ.). Available at:
https://github.com/MPSU/APS (ac-cessed: 26.02.2025).
12. Переверзев А. Л., Попов М. Г., Солодовников А. П. Архитектуры процессорных систем. Практический курс. М.: Техносфера; 2025. 398 с.
Pereverzev A. L., Popov M. G., Solodovnikov A. P. Architectures of processor systems. Practical course. Moscow: Tekhnosfera; 2025. 398 p. (In Russ.).
13. Nexys 4 FPGA board reference manual. Digilent. 11.04.2016. Available at:
https://digilent.com/reference/_media/nexys/nexys4/nexys4_rm.pdf (accessed: 26.02.2025).
14. Patterson D. A., Hennesy J. L. Computer organization and design, RISC-V edition: The hardware software interface. San Francisco, CA: Morgan Kaufmann; 2020. 736 p.
15. Хеннеси Дж. Л., Паттерсон Д. А. Компьютерная архитектура. Количественный подход. Пер. с англ. М. В. Таранчевой; под ред. А. К. Кима. 5-е изд. М.: Техносфера; 2016. 935 с.
Hennessy J. L., Patterson D. A. Computer architecture: A quantitative approach. 5th ed. San Francisco, CA: Morgan Kaufmann; 2011. 856 p.
16. Соловьев В. В. Архитектуры ПЛИС фирмы Xilinx: CPLD и FPGA 7-й серии. М.: Горячая линия – Телеком; 2016. 392 с.
Solov’yev V. V. Xilinx FPGA architectures: CPLD and 7 series FPGA. Moscow: Goryachaya liniya – Telekom; 2016. 392 p. (In Russ.).